運算放大器是模數(shù)轉(zhuǎn)換電路中的一個最通用、最重要的的單元。全差分運放是指輸入和輸出都是差分信號的運放, 與普通的單端輸出運放相比有以下幾個優(yōu)點: 輸出的電壓擺幅較大;較好的抑制共模噪聲;更低的噪聲;抑制諧波失真的偶數(shù)階項比較好等。因此通常高性能的運放多采用全差分形式。近年來,全差分運放更高的單位增益帶寬頻率及更大的輸出擺幅使得它在高速和低壓電路中的應用更加廣泛。隨著日益增加的數(shù)據(jù)轉(zhuǎn)換率, 高速的模數(shù)轉(zhuǎn)換器需求越來越廣泛, 而高速模數(shù)轉(zhuǎn)換器需要高增益和高單位增益帶寬運放來滿足系統(tǒng)精度和快速建立的需要。速度和精度是模擬電路兩個最重要的性能指標,然而,這兩者的要求是互相制約、互為矛盾的。所以同時滿足這兩方面的要求是困難的。折疊共源共柵技術(shù)可以較成功地解決這一難題, 這種結(jié)構(gòu)的運放具有較高的開環(huán)增益及很高的單位增益帶寬。全差分運放的缺點是它外部反饋環(huán)的共模環(huán)路增益很小, 輸出共模電平不能精確確定,因此,一般情況下需加共模反饋電路 [1] 。

　　運放結(jié)構(gòu)的選擇

　　運算放大器的結(jié)構(gòu)重要有三種:(a) 簡單兩級運放,(b)折疊共源共柵,(c)共源共柵,如圖1 的前級所示。本次設計的運算放大器的設計指標要求差分輸出幅度為±4V, 即輸出端的所有NMOS 管的VDSAT,N 之和小于0.5V,輸出端的所有PMOS 管的VDSAT,P 之和也必須小于0.5V [1] 。

　　主運放結(jié)構(gòu)

　　該運算放大器存在兩級:(1)Cascode 級增大直流增益(M1-M8);(2)、共源放大器(M9-M12)。

　　共模負反饋

　　對于全差分運放, 為了穩(wěn)定輸出共模電壓,應加入共模負反饋電路。在設計輸出平衡的全差分運算放大器的時候,必須考慮到以下幾點:共模負反饋的開環(huán)直流增益要求足夠大,最好能夠于差分開環(huán)直流增益相當;共模負反饋的單位增益帶寬也要求足夠大,最好接近差分單位增益帶寬;為了確保共模負反饋的穩(wěn)定, 一般情況下要求進行共?；芈费a償;共模信號監(jiān)測器要求具有很好的線性特性;共模負反饋與差模信號無關, 即使差模信號通路是關斷的。

　　該運算放大采用連續(xù)時間方式來實現(xiàn)共模負反饋功能。

　　該結(jié)構(gòu)共用了共模放大器和差模放大器的輸入級中電流鏡及輸出負載。這樣,一方面降低了功耗; 另一方面保證共模放大器與差模放大器在交流特性上保持一致。因為共模放大器的輸出級與差模放大器的輸出級可以完全共用,電容補償電路也一樣。只要差模放大器頻率特性是穩(wěn)定的,則共模負反饋也是穩(wěn)定的。這種共模負反饋電路使得全差分運算放大器可以像單端輸出的運算放大器一樣設計, 而不用考慮共模負反饋電路對全差分放大器的影響。